隨著5G/數(shù)據(jù)中心的高速發(fā)展，光傳輸向著更高速率、更低延時(shí)演進(jìn)，這就要求對(duì)應(yīng)的光模塊經(jīng)過(guò)傳輸后盡量減小失真，以便在接收端將信號(hào)完整地再生出來(lái)。從10G長(zhǎng)距到25G,再到50G/200G/400G PMA4，由于光纖傳輸鏈路線性/非線性效應(yīng)，因此需要引入時(shí)鐘數(shù)據(jù)恢復(fù)技術(shù)（CDR：Clock Data Recovery）。

CDR的原理

時(shí)鐘恢復(fù)（CDR）的原理：

首先，利用本地產(chǎn)生的多相位時(shí)鐘對(duì)數(shù)據(jù)多次采樣，判斷數(shù)據(jù)比特的邊沿，并通過(guò)PLL將時(shí)鐘邊沿與其對(duì)齊，從而實(shí)現(xiàn)與數(shù)據(jù)同頻率、同相位時(shí)鐘的恢復(fù)。
其次，利用已同步時(shí)鐘的最優(yōu)相位對(duì)輸入數(shù)據(jù)采樣，使其實(shí)現(xiàn)最高的輸入信噪比，并把采樣結(jié)果作為已恢復(fù)數(shù)據(jù)輸出。
時(shí)鐘是數(shù)字通信的基礎(chǔ)，在設(shè)備發(fā)射端，數(shù)據(jù)是根據(jù)時(shí)鐘的節(jié)拍，一拍一拍拍出來(lái)的。同樣在接收端，數(shù)據(jù)也是根據(jù)時(shí)鐘的邊沿（上升沿/下降沿）來(lái)采樣獲得的。

圖1

如果沒有時(shí)鐘做標(biāo)定，一連長(zhǎng)串的數(shù)據(jù)沒有意義，如上圖，是101，還是110011？如何解決這個(gè)問題呢？

1）隨路時(shí)鐘（trigger）, 不需要額外的時(shí)鐘恢復(fù)，但是需要多一路時(shí)鐘信道。

圖2

2）時(shí)鐘恢復(fù)，需要接收端具備時(shí)鐘恢復(fù)的能力。那么如何從串行數(shù)據(jù)中提取時(shí)鐘呢？

CDR結(jié)構(gòu)組成

CDR核心--鎖相環(huán)（PLL：Phase Lock Loop）

數(shù)據(jù)經(jīng)過(guò)CDR恢復(fù)的時(shí)鐘再生以后，變成理想信號(hào)，這個(gè)比較容易理解。重點(diǎn)就是這個(gè)時(shí)鐘是怎么恢復(fù)出來(lái)的，這個(gè)也就是CDR的核心部分，即鎖相環(huán)PLL。

圖3

鎖相環(huán)有3個(gè)部分組成：鑒相器、低通濾波器、壓控振蕩器（VCO）。

鑒相器PD（Phase Detector/phase comparator）

圖4 PD/CP示意圖

經(jīng)過(guò)鑒相器以后，頻差（或者相差）再經(jīng)過(guò)低通濾波器的積分，就以電壓的形式控制VCO的輸出頻率。VCO（壓控振蕩器）是一個(gè)電壓控制頻率輸出的器件。實(shí)質(zhì)上這個(gè)過(guò)程就是一個(gè)電壓反饋回路：

1）當(dāng)時(shí)鐘頻率低于輸入信號(hào)頻率時(shí)，電壓越來(lái)越大（PWM占空比增大，高電平占比增多），VCO輸出頻率提高，時(shí)鐘加快；

2）當(dāng)時(shí)鐘頻率高于輸入信號(hào)時(shí)候，電壓越來(lái)越?。≒WM占空比減小，低電平占比增多），VCO輸出頻率減小，時(shí)鐘減慢；

通過(guò)以上兩個(gè)過(guò)程，實(shí)現(xiàn)動(dòng)態(tài)平衡，最終VCO輸出的頻率鎖定（等于）輸入信號(hào)的頻率。

圖5 頻率相位鎖定

上圖DATA IN是理想的010101電平。但是實(shí)際上數(shù)據(jù)輸入可能是11001100011100001111，有長(zhǎng)連0，長(zhǎng)連1的。那么此時(shí)該如何處理呢？

對(duì)于數(shù)字邏輯來(lái)說(shuō)頻率最快的是0101，如果出現(xiàn)了長(zhǎng)連0或者長(zhǎng)連1以后，我們可以理解為此刻信號(hào)的頻率變低了：

經(jīng)過(guò)鑒相后PD OUT有長(zhǎng)高/長(zhǎng)低電平，此時(shí)VCO頻率會(huì)降低，時(shí)鐘就會(huì)減慢；
時(shí)鐘減慢后，此時(shí)PD OUT又出現(xiàn)了高電平，又需要將時(shí)鐘變快，如此反復(fù)調(diào)節(jié)完成動(dòng)態(tài)的平衡，最終時(shí)鐘鎖定。

我們知道鎖相環(huán)里面的低通濾波器是個(gè)積分器，上面出現(xiàn)的有限的連0和連1，不會(huì)改變VCO的電壓，因?yàn)榉e分器需要一定的時(shí)間才能引起VCO上電壓的變化。如果連續(xù)的連0或者連1太多，將會(huì)導(dǎo)致VCO上的電壓發(fā)生改變，就會(huì)引起失鎖。

PAM4的CDR

以上是基于NRZ 的CDR的介紹，到了PAM4以后，時(shí)鐘數(shù)據(jù)又怎么恢復(fù)的呢？PAM4 CDR相對(duì)于NRZ信號(hào)的CDR而言，其設(shè)計(jì)難度增大。但是其基本原理差不多，都是依據(jù)PLL實(shí)現(xiàn)時(shí)鐘鎖定。

圖6 PAM4 CDR結(jié)構(gòu)

PAM4的時(shí)鐘提取

1）串并轉(zhuǎn)換，將25 GBaud的PAM4信號(hào)轉(zhuǎn)成4路并行的6.25 GBaud PAM4信號(hào)，并行化的好處是降低每路的波特率（速率），讓PLL更容易捕捉頻率和相位，也會(huì)獲得更好的抖動(dòng)性能。

2）PD的核心部分是其前端電路（PD-FE），它由并行的3 條數(shù)據(jù)通路和1條邊沿通路構(gòu)成，而每條通路均包含了1個(gè)判決器。PD-FE中除3位判決器之外通過(guò)一種新型的積分器，用來(lái)實(shí)現(xiàn)前述相鄰數(shù)據(jù)的積分，并據(jù)此給出調(diào)節(jié)時(shí)鐘相位的超前（DN） /滯后（UP）信號(hào)，進(jìn)而控制鎖相環(huán)路中的CP對(duì)環(huán)路濾波器（LPF）充放電流，閉環(huán)調(diào)節(jié)時(shí)鐘相位。

CDR的測(cè)試應(yīng)用

1、實(shí)際測(cè)試中為什么需要CDR？

通常測(cè)試光模塊眼圖或者BER時(shí)，需要一個(gè)時(shí)鐘和被測(cè)光信號(hào)同步，才能進(jìn)行眼圖或者BER測(cè)試。前面介紹了CDR的基本原理，那么實(shí)際應(yīng)用中為什么需要CDR呢？

標(biāo)準(zhǔn)定義：

Ethernet IEEE 802.3,Fibre Channel, 以及OIF-CEI協(xié)議里規(guī)定，測(cè)試抖動(dòng)，眼高/眼寬必須使用時(shí)鐘恢復(fù)；

測(cè)試場(chǎng)景需要：

針對(duì)NRZ測(cè)試方面，如果待測(cè)件環(huán)境無(wú)法提供時(shí)鐘輸出，此時(shí)則需要CDR從信號(hào)中來(lái)提取時(shí)鐘；針對(duì)PAM4測(cè)試方面，特別是400G的光模塊，成為業(yè)界關(guān)注的重點(diǎn)。當(dāng)前400G主流的光模塊，不論是400G-FR8/LR8還是400G-FR4/DR4的實(shí)現(xiàn)方式其電口側(cè)都是8路53 Gbps PAM4信號(hào)。

對(duì)于400G-SR8/FR8/LR8等模塊來(lái)說(shuō)，光模塊內(nèi)部只是做CDR（時(shí)鐘恢復(fù)）以及電/光或光/電轉(zhuǎn)換，因此光口側(cè)與電口側(cè)一樣，也是8路53 Gbps PAM4信號(hào)。此種情況測(cè)試光眼圖BER，可以采用電口側(cè)的時(shí)鐘作為示波器的trigger（此時(shí)時(shí)鐘和光信號(hào)是同步的），也可以CDR來(lái)提取時(shí)鐘。

但是對(duì)于400G-DR4/FR4/LR4等模塊來(lái)說(shuō)，光模塊內(nèi)部還有Gearbox DSP芯片做了retime處理，把兩路電口輸入復(fù)用成一路信號(hào)再調(diào)制到光上，因此光口側(cè)的速率是電口側(cè)速率的2倍，即4路106 Gbps PAM4信號(hào)。此時(shí)電口側(cè)和光口側(cè)的時(shí)鐘不同步，我們則必須要用一個(gè)外部的CDR來(lái)提取時(shí)鐘，以便trigger和光信號(hào)同步，才能測(cè)試106 Gbps的光眼圖。

圖7 53G CR

2、CDR對(duì)測(cè)試的影響

a）Loop Bandwidth

PLL帶寬選擇越寬，信號(hào)越容易鎖定，容忍信號(hào)的變化范圍也大，但是輸出的抖動(dòng)也大；PLL帶寬越窄，輸出抖動(dòng)越小，但是信號(hào)有變化時(shí)容易失鎖。

圖8 不同BW的CR輸出

b）輸出抖動(dòng)

理想情況下PLL能及時(shí)追蹤到數(shù)據(jù)跳變沿（即鎖住相位），輸出的時(shí)鐘與輸入數(shù)據(jù)同相，即抖動(dòng)為零。實(shí)際情況中,當(dāng)連續(xù)邊沿的抖動(dòng)變化太快時(shí)，PLL不能及時(shí)追蹤到邊沿的變化，于是恢復(fù)的時(shí)鐘和數(shù)據(jù)邊沿存在抖動(dòng)，它的抖動(dòng)傳遞函數(shù)（Jitter Transfer Function）的頻響為高通濾波特性。這個(gè)抖動(dòng)最終會(huì)傳遞到光眼圖上，影響mask margin，TDEC/TDECQ等指標(biāo)。TDECQ的測(cè)試中，對(duì)CDR的要求是環(huán)路帶寬4MHz, slope 20dB/dec。

圖9 抖動(dòng)傳遞

總結(jié)

隨著光通信的不斷發(fā)展，PAM4技術(shù)的引入、數(shù)字芯片在光模塊中的使用，以及后續(xù)的COBO/CPO封裝的應(yīng)用，在各種測(cè)試場(chǎng)景里，都需要使用到CDR以確保符合規(guī)范并進(jìn)行準(zhǔn)確的測(cè)試。

引用資料：《面向5G通信的高速PAM4 信號(hào)時(shí)鐘與數(shù)據(jù)恢復(fù)技術(shù)》 https://res-www.zte.com.cn/mediares/magazine/publication/com_cn/article/201804/LIAOQiwen.pdf

內(nèi)容版權(quán)歸原作者所有，此處僅作分享學(xué)習(xí)使用，如有侵權(quán)，請(qǐng)聯(lián)系本站刪除